(19) 日本国特許庁(JP)

# (12) 公開特許公報 (A) (11) 特許出願公開番号

特開平10-134572

(43)公開日 平成10年(1998)5月22日

(51) Int. Cl. 6

識別記号

FΙ

G11C 11/407

11/401

362 S G 1 1 C 11/34

371 Z

審査請求 未請求 請求項の数15

OL

(全21頁)

(21)出願番号

特願平9-280777

(22) 出願日

平成9年(1997)10月14日

(31)優先権主張番号 08/733841

(32)優先日

1996年10月18日

(33)優先権主張国

米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72) 発明者 ジム・ルイス・ロジャース

アメリカ合衆国 05468 バーモント州

ミルトンハイランド アヴェニュー 9

(74)代理人 弁理士 坂口 博 (外1名)


最終頁に続く

### (54) 【発明の名称】キャッシュSDRAMデバイス

## (57)【要約】

【課題】 マルチーバンク・アーキテクチャおよびプロ グラマブル・キャッシュ・ポリシーを有するキャッシュ SDRAMデバイスを提供する。

【解決手段】 SDRAMバンク104Aと、行レジス タ102Aと、選択論理ゲート回路121Aと、モード レジスタとを有している。モード・レジスタは、キャ ッシュSDRAMを所定のモードで動作するようにプロ グラムする。さらに、メモリ・バンク・アレイ内のデー タ行を選択する行デコーダ116Aと、データ行の所望 の列を選択する同期列選択回路118Aを有している。



【特許請求の範囲】

【請求項1】マルチーバンク・アーキテクチャおよびプログラマブル・キャッシュ・ポリシーを有するキャッシュ同期ダイナミック・ランダム・アクセス・メモリ(キャッシュSDRAM)デバイスにおいて、

1

同期ダイナミック・ランダム・アクセス・メモリ(SDRAM)バンクを備え、このバンクは、メモリ・バンク・アレイに接続された、前記メモリ・バンク・アレイ内のデータ行を選択する行デコーダと、ビット・ラインを経て前記メモリ・バンク・アレイに接続された、前記行10デコーダによって選択された前記データ行をラッチするセンス増幅器と、前記データ行の所望の列を選択する同期列選択手段とを有し、

前記センス増幅器によってラッチされたデータ行を格納 するランダムにアクセス可能な行レジスタを備え、

前記センス増幅器と前記行レジスタとの間に設けられ、 実行される前記キャッシュSDRAMの特定の同期メモリ動作に従って、前記ビット・ラインに存在する前記データ行を、前記行レジスタに選択的にゲートする選択論理ゲート手段を備え、書込み動作中に前記キャッシュSDRAMに入力されるデータを、前記センス増幅器によって受取って、前記メモリ・バンク・アレイに書込み、読取り動作中に前記キャッシュSDRAMから出力されるデータを、前記行レジスタのみから読出し、前記行レジスタに含まれる前記データ行は、最初に、前記メモリ・バンク・アレイから前記センス増幅器に読出され、次に、前記特定の同期メモリ動作に従って、前記行レジスタに選択的にゲートされ、

書込みサイクル中に標準SDRAMの通常動作モードに相当する書込み転送モードで動作し、および書込みサイクル中に交互動作モードに従う非書込み転送モードで動作し、これにより、それぞれ第1および第2のキャッシュ・ポリシーの下で動作するように、前記キャッシュSDRAMをプログラムする手段を備える、

ことを特徴とするキャッシュSDRAM。

【請求項2】前記選択論理ゲート手段は、前記プログラミング手段からの制御信号に応答し、書込み転送モードの際、および書込みコマンドの発生時に、前記キャッシュ・ポリシーは、前記選択論理ゲート手段が、前にアクティベートされた行を、前記センス増幅器から前記行レ 40 ジスタに自動的にロードするものであり、さらに、非書込み転送モードの際および書込みコマンドの発生時に、キャッシュ・ポリシーは、前記選択論理ゲート手段が、前にアクティベートされた行を、前記行レジスタに転送しないものであり、後者の例では、前記行レジスタは、独立キャッシュ読取りバンクとして働き、前記メモリ・バンク・アレイは、半独立DRAM書込みバンクとして働く、ことを特徴とする請求項1記載のキャッシュSDRAMデバイス。

【請求項3】前記SDRAMバンクの同期列選択手段

は、さらに、前記行レジスタによって格納されたデータ 行の所望の列を選択する、ことを特徴とする請求項1記 載のキャッシュSDRAMデバイス。

【請求項4】前記行デコーダによって選択されたデータ行が、前記行レジスタにゲートされる読取り動作の後に、および前記メモリ・バンクアレイ内の同一データ行に影響を与える追加の後続の同期メモリ動作の発生時に、前記選択論理ゲート手段は、ビット・ラインに存在する影響を受けたデータ行を、前記行レジスタにゲートし、これにより行データ・コヒーレンシを保持する、ことを特徴とする請求項1記載のキャッシュSDRAMデバイス。

【請求項5】第2の同期ダイナミック・ランダム・アクセス・メモリ(SDRAM)バンクを備え、このバンクは、第2のメモリ・バンク・アレイに接続された、前記第2のメモリ・バンク・アレイ内の第2のデータ行を選択する第2の行デコーダと、第2のビット・ラインを経て前記第2のメモリ・バンク・アレイに接続された、前記第2の行デコーダによって選択された前記第2のデータ行をラッチする第2のセンス増幅器と、前記第2のデータ行の所望の列を選択する第2の同期列選択手段とを有し、

前記第2のセンス増幅器によってラッチされたデータ行を格納する第2のランダムにアクセス可能な行レジスタ を備え.

前記第2のセンス増幅器と前記第2の行レジスタとの間 に設けられ、実行される前記キャッシュSDRAMの特 定の同期メモリ動作に従って、前記第2のビット・ライ ンに存在する前記データ行を、前記第2の行レジスタに 選択的にゲートする第2の選択論理ゲート手段を備え、 書込み動作中に前記キャッシュSDRAMの前記第2の SDRAMバンクに入力されるデータを、前記第2のセ ンス増幅器によって受取って、前記第2のメモリ・バン ク・アレイに書込み、読取り動作中に前記第2のキャッ シュSDRAMから出力されるデータを、前記第2の行 レジスタのみから読出し、前記第2の行レジスタに含ま れる前記データ行は、最初に、前記第2のメモリ・バン ク・アレイから前記第2のセンス増幅器に読出され、次 に、前記特定の同期メモリ動作に従って、前記第2の行 レジスタに選択的にゲートされる、ことを特徴とする請 求項1記載のキャッシュSDRAMデバイス。

【請求項6】前記プログラミング手段が、モード・レジスタを有する、ことを特徴とする請求項1記載のキャッシュSDRAMデバイス。

【請求項7】前記プログラミング手段が、ワイヤ・ボンディング・プログラム・オプションを有する、ことを特徴とする請求項1記載のキャッシュSDRAMデバイス。

【請求項8】前記プログラミング手段が、金属マスク・ 50 プログラミング・オプションを有する、ことを特徴とす

る請求項1記載のキャッシュSDRAMデバイス。

【請求項9】マルチーバンク・アーキテクチャを有する キャッシュ同期ダイナミック・ランダム・アクセス・メ モリ (キャッシュSDRAM) デバイスにおいて、プロ グラマブル・キャッシュ・ポリシーを実行する方法であ って、

同期ダイナミック・ランダム・アクセス・メモリ(SD RAM) バンクを設けるステップを含み、このバンク は、メモリ・バンク・アレイに接続された、前記メモリ ・バンク・アレイ内のデータ行を選択する行デコーダ と、ビット・ラインを経て前記メモリ・バンク・アレイ に接続された、前記行デコーダによって選択された前記 データ行をラッチするセンス増幅器と、前記データ行の 所望の列を選択する同期列選択手段とを有し、

前記センス増幅器によってラッチされたデータ行を格納 するランダムにアクセス可能な行レジスタを設けるステ ップを含み、

前記センス増幅器と前記行レジスタとの間に設けられ、 実行される前記キャッシュSDRAMの特定の同期メモ リ動作に従って、前記ビット・ラインに存在する前記デ ータ行を、前記行レジスタに選択的にゲートする選択論 理ゲート手段を設けるステップを含み、書込み動作中に 前記キャッシュSDRAMに入力されるデータを、前記 センス増幅器によって受取って、前記メモリ・バンク・ アレイに書込み、読取り動作中に前記キャッシュSDR AMから出力されるデータを、前記行レジスタのみから 読出し、前記行レジスタに含まれる前記データ行は、最 初に、前記メモリ・バンク・アレイから前記センス増幅 器に読出され、次に、前記特定の同期メモリ動作に従っ て、前記行レジスタに選択的にゲートされ、

書込みサイクル中に標準SDRAMの通常動作モードに 相当する書込み転送モードで動作し、および書込みサイ クル中に交互動作モードに従う非書込み転送モードで動 作し、これにより、それぞれ第1および第2のキャッシ ュ・ポリシーの下で動作するように、前記キャッシュ S DRAMをプログラムするステップを含む、ことを特徴 とするプログラマブル・ポリシー実行方法。

【請求項10】前記選択論理ゲート手段は、前記プログ ラミング手段からの制御信号に応答し、書込み転送モー ドの際、および書込みコマンドの発生時に、前記キャッ 40 シュ・ポリシーは、前記選択論理ゲート手段が、前にア クティベートされた行を、前記センス増幅器から前記行 レジスタに自動的にロードするものであり、さらに、非 書込み転送モードの際および書込みコマンドの発生時 に、キャッシュ・ポリシーは、前記選択論理ゲート手段 が、前にアクティベートされた行を、前記行レジスタに 転送しないものであり、後者の例では、前記行レジスタ は、独立キャッシュ読取りバンクとして働き、前記メモ リ・バンク・アレイは、半独立DRAM書込みバンクと して働く、ことを特徴とする請求項9記載のプログラマ 50

ブル・ポリシー実行方法。

【請求項11】前記行デコーダによって選択されたデー タ行が、前記行レジスタのゲートにゲートされる読取り 動作の後に、および前記メモリ・バンク・アレイ内の同 ーデータ行に影響を与える追加の後続の同期メモリ動作 の発生時に、前記選択論理ゲート手段は、ビット・ライ ンに存在する影響を受けたデータ行を、前記行レジスタ にゲートし、これにより行データ・コヒーレンシを保持 する、ことを特徴とする請求項9記載のプログラマブル ・ポリシー実行方法。

【請求項12】第2の同期ダイナミック・ランダム・ア クセス・メモリ (SDRAM) バンクを設けるステップ を含み、このバンクは、第2のメモリ・バンク・アレイ に接続され、前記第2のメモリ・バンク・アレイ内の第 2のデータ行を選択する第2の行デコーダと、第2のビ ット・ラインを経て前記第2のメモリ・バンク・アレイ に接続され、前記第2の行デコーダによって選択された 前記第2のデータ行をラッチする第2のセンス増幅器 と、前記第2のデータ行の所望の列を選択する第2の同 期列選択手段とを有し、

前記第2のセンス増幅器によってラッチされたデータ行 を格納する第2のランダムにアクセス可能なレジスタを 設けるステップを含み、

前記第2のセンス増幅器と前記第2の行レジスタとの間 に設けられ、実行される前記キャッシュSDRAMの特 定の同期メモリ動作に従って、前記第2のビット・ライ ンに存在する前記データ行を、前記第2の行レジスタに 選択的にゲートする第2の選択論理ゲート手段を設ける ステップを含み、書込み動作中に前記キャッシュSDR 30 AMに入力されるデータを、前記第2のセンス増幅器に よって受取って、前記第2のメモリ・バンク・アレイに 書込み、読取り動作中に前記第2のキャッシュSDRA Mから出力されるデータを、前記第2の行レジスタのみ から読出し、前記第2の行レジスタに含まれる前記デー タ行は、最初に、前記第2のメモリ・バンク・アレイか ら前記第2のセンス増幅器に読出され、次に、前記特定 の同期メモリ動作に従って、前記第2の行レジスタに選 択的にゲートされる、ことを特徴とする請求項9記載の プログラマブル・ポリシー実行方法。

【請求項13】前記キャッシュSDRAMプログラミン グは、モード・レジスタの利用を含む、ことを特徴とす る請求項9記載のプログラマブル・ポリシー実行方法。 【請求項14】前記キャッシュSDRAMプログラミン グは、ワイヤ・ボンディング・オプションの利用を含 む、ことを特徴とする請求項9記載のプログラマブル・ ポリシー実行方法。

【請求項15】前記キャッシュSDRAMプログラミン グは、金属マスク・オプションの利用を含む、ことを特 徴とする請求項9記載のプログラマブル・ポリシー実行 方法。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、同期ダイナミック ・ランダム・アクセス・メモリ (SDRAM) デバイス に関し、特に、キャッシュSDRAMおよびそのキャッ シュ・ポリシーに関する。

#### [0002]

【従来の技術】図1および図2は、標準SDRAM、特 に2Mビット×4I/O×2バンクSDRAMのブロッ ク図を示す。SDRAMの他の構造も、知られている (例えば、1Mビット×8I/O×2バンク, 512M ビット×16I/O×2バンクなど)。典型的なSRA M10は、アドレス・バッファ12と、第1、第2メモ リ・バンク (14A, 14B) および対応する行デコー ダ (16A, 16B) と、列デコーダ (18A, 18 B) と、センス増幅器 (20A, 20B) と、データ・ ラッチ(22A, 22B)とを有している。データ入力 /出力バッファ24は、メモリアレイ(すなわち、アレ イ14Aまたは14B) へ書込まれるデータを受取り、 メモリ・アレイ(すなわちアレイ14Aまたは14B) から読取られたデータを出力する。

【0003】外部より供給されるシステム・クロック (CLK) 信号は、クロック・バッファ26 (CLKバ ッファ)へ入力される。CLK信号は、SDRAM10 の種々の機能ブロックにシステム・タイミングを与え る。SDRAM10の入力は、CLK信号の立上りエッ ジでサンプリングされる。外部より供給されるクロック ・イネーブル信号(CKE)は、クロック・イネーブル ・バッファ28 (CKEバッファ) に入力される。CK Eバッファ28は、CLKバッファ26およびセルフ・ リフレッシュ・クロック30に、イネーブル出力を与え る。CKEは、ハイ状態のときCLK信号をアクティベ ートし、ロー状態のときCLK信号をデアクティベート する。クロックをデアクティベートすることによって、 CKEローは、パワーダウン・モード、サスペンド・モ ード、またはセルフ・リフレッシュ・モードを開始す る。セルフ・リフレッシュ・クロック30およびローア ドレス・カウンタ32は、セルフ・リフレッシュ・モー ドを実施する標準的方法で動作する。

【0004】アドレス・バッファ12は、アドレス入力 40 A0~A11を受取り、アドレス・データ・ライン34 を経て、コマンド・デコーダ36と、行デコーダ(16 A, 16B)と、列デコーダ(18A, 18B)と、シ ーケンシャル・コントロール (38A, 38B) と、モ ード・レジスタ40とに、情報を出力する。データ入力 /出力バッファ24は、DQ0~DQ3に相当する入力 /出力を与える。

【0005】コマンド・デコーダ36は、適切なコマン ド信号を出力し、受取る入力信号に従って、SDRAM 10の所望の動作を実行する。典型的なSDRAM動作 50

の例は、読取り動作と書込み動作とを含んでいる。読取 り動作中、読取りコマンドを受取ると、SDRAM10 は、アドレス・ラインに受け取ったアドレスによって特 定される特定のメモリ位置から、データを読取る。同様 に、書込み動作中、SDRAMは、データ入力/出力 (I/O) ラインDQ0~DQ3に受取ったデータを、 アドレス・ラインに受取ったアドレスによって特定され る特定のメモリ位置に書込む。SDRAM動作の実行と 共に、コマンド・デコーダ36は、バッファ入力を受取 10 る。このバッファ入力は、チップ選択 (CS), 行アド レス・ストローブ (RAS), 列アドレス・ストローブ (CAS), 書込みイネーブル (WE), バンク選択 (BS) 入力を有している。第1の動作によれば、コマ ンド・デコーダ36は、コマンド信号を行アドレス・カ ウンタ32に与え、セルフ・リフレッシュ動作を実行す る。他の動作によれば、コマンド・デコーダ36は、モ ード・レジスタ40と、各メモリ・バンク(14A、1 4B) のための行/列選択ブロック (16A, 16B) と、各メモリ・バンクのためのシーケンシャル・コント 20 ロール・ブロック (38A, 38B) とに、コマンド信 号を与え、所望の同期メモリ動作を適切に実行する。同 期メモリ動作では、立上りまたは立下りエッジで、コマ ンド・デコーダによってデコードされた標準SDRAM コマンドに相当している。モード・レジスタ40は、例 えば、各メモリ・バンク(14A、14B)の各連続コ ントロール (38A, 38B) に制御信号を与える。各 メモリ・バンクのためのシーケンシャル・コントロール は、各メモリ・バンクに関連する各データ・ラッチを制 御する。モード・レジスタ40は、アドレス・バッファ 12を経て入力データを受取り、図3に示されるよう な、動作モード、 CAS 待ち時間、 バーストのタイプ (BT), バーストの長さをプログラミングする。各メ モリ・バンク (14A, 14B) のための行/列選択 (42A, 42B) は、各メモリ・バンク (14A, 1 4B) に関連した、各行デコーダ (16A, 16B) お よび列デコーダ (18A, 18B) を制御する。バッフ ァ・データ・マスク入力(DQM)は、データ入力/出 カバッファ24に接続され、SDRAMチップ10のデ ータ入力またはデータ出力のすべてを、選択的にマスク しまたはマスクしない。図1に示すような、SDRAM の読取り、 書込み、 リフレッシュ、 他の典型的な動作の ための特定の実行は、技術上既知であり、ここではこれ 以上説明しない。

【0006】前述したように、同期DRAM製品は、一 般に、技術上知られている。 SDRAMの工業標準 (例 えば、電気的または機械的)は、制定されている。16 Mビット同期DRAM製品の標準には、制御回路、アド レス回路、入力/出力回路のすべてが、外部より供給さ れたクロックの正のエッジで同期するという要件が含ま れている。さらに、アドレス動作の前に、CAS待ち時

間、バースト長さ、バースト・シーケンスは、モード・レジスタ・セット・サイクル中に、アドレス入力 $A0\sim A9$ によって、デバイスにプログラムされなければならない。

【OOO7】標準同期DRAMが、プログラマビリティ によりフレキシブルに、および非同期DRAMでは実現 できない高バースト・レートを与えるように設計されて いるが、残念なことには、標準SDRAMは、ページ・ ヒットまたはページ・ミスの初期待ち時間を改善しな い。ページ・ヒットは、アクセスされている行がセンス 10 増幅器によって既に検出されており、およびメモリ・ア レイまたはメモリ・バンクがオープンのとき、読取りサ イクル中に発生する。ページ・ミスは、アクセスされて いる行がセンス増幅器によって現在検出されていないと きに、読取りサイクル中に発生する。ここでは、メモリ ・バンクは、最初に、クローズされ、再アクティベート され、リフレッシュされ、再オープンされなければなら ない。さらに、標準SDRAMは、DRAMサイクル時 間 (tRC) およびDRAMプリチャージ時間 (tRP) に よって引き起こされるペナルティを軽減しない。多数の メモリ・バンクによって、標準SDRAMは、プリチャ ージ時間遅延およびサイクル時間遅延の幾分かを隠すた めに、ユーザが、両メモリ・バンクで同時動作を行うこ とを可能にする。しかし、この特徴は、格納されている データが整然としており(orderly)、およびS DRAMを、割込まれていない2つのオープン・バンク 間でやり取りすることができるように構成できる場合に のみ、有用である。今日のマルチタスク・コンピュータ 動作システムでは、これは手におえないタスクである。 したがって、標準SDRAMは、次のようないくつかの 性能限界に苦しんでいる。性能限界は、例えば、メモリ ・バンド幅を最大限に用いることのできない無能性を含 み、およびすべてのメモリ・アクセスに対する不所望な システム待ち状態をさらに有している。

#### [0008]

【課題を解決するための手段】本発明の目的は、メモリの待ち時間を減少させ、および同一メモリ・バンクにおいて同時動作を可能にすることによって、すなわちマルチーバンク・デバイスの単一メモリ・バンクを用いることによって、標準SDRAMの性能を改善することにあ40る。

【0009】本発明の他の目的は、メモリ・バンド幅の 最大限の利用を可能にし、およびすべてのメモリ・アク セスに対するシステム待ち時間を排除することにある。

【0010】本発明によれば、マルチーバンク・アーキ 段を設けるステップを含み、書込み動作中にキャッシュ テクチャおよびプログラマブル・キャッシュ・ポリシー を有するキャッシュ同期ダイナミック・ランダム・アク セス・メモリ (キャッシュ SDRAM) デバイスは、同 期ダイナミック・ランダム・アクセス・メモリ (SDR を、行レジスタのみから読出し、行レジスタに含まれる AM) バンクを備え、このSDRAMバンクは、メモリ 50 データ行は、最初に、メモリ・バンク・アレイからセン

・バンク・アレイに接続された行デコーダを有し、メモ リ・バンク・アレイ内のデータ行を選択するセンス増幅 器が、ビット・ラインを経てメモリ・バンク・アレイに 接続され、行デコーダによって選択されたデータ行をラ ッチする。同期列選択手段が設けられ、データ行の所望 の列を選択する。ランダムにアクセス可能な行レジスタ が、センス増幅器によってラッチされたデータ行を格納 する。選択論理ゲート手段が、センス増幅器と行レジス タとの間に設けられ、実行されるキャッシュSDRAM の特定の同期メモリ動作に従って、ビット・ラインに存 在するデータ行を、行レジスタに選択的にゲートする。 書込み動作中にキャッシュ SDR AMに入力されるデー タを、センス増幅器によって受取り、メモリ・バンク・ アレイに書込む。読取り動作中にキャッシュSDRAM から出力されるデータを、SDRAMのみから読出す。 行レジスタに含まれるデータ行は、最初に、メモリ・バ ンク・アレイからセンス増幅器に読出され、次に、特定 の同期メモリ動作に従って、行レジスタに選択的にゲー トされる。キャッシュ SDR AMをプログラムする手段 が設けられ、書込みサイクル中に標準SDRAMの通常 動作モードに相当する書込み転送モード(すなわち、書 込み割振りモード)で動作し、および書込みサイクル中 に交互動作モードに従う非書込み転送モード(すなわ ち、非書込み割振りモード)で動作し、これにより、そ れぞれ第1および第2のキャッシュ・ポリシーの下で動 作する。

【0011】あるいはまた、本発明によれば、マルチー バンク・アーキテクチャを有するキャッシュ同期ダイナ ミック・ランダム・アクセス・メモリ(キャッシュSD RAM) デバイスにおいて、プログラマブル・キャッシ ュ・ポリシーを実行する方法であって、同期ダイナミッ ク・ランダム・アクセス・メモリ (SDRAM) バンク を設けるステップを含み、このバンクは、メモリ・バン ク・アレイに接続された、メモリ・バンク・アレイ内の データ行を選択する行デコーダと、ビット・ラインを経 てメモリ・バンク・アレイに接続された、行デコーダに よって選択されたデータ行をラッチするセンス増幅器 と、データ行の所望の列を選択する同期列選択手段とを 有し、センス増幅器によってラッチされたデータ行を格 納するランダムにアクセス可能な行レジスタを設けるス テップを含み、センス増幅器と行レジスタとの間に設け られ、実行されるキャッシュSDRAMの特定の同期メ モリ動作に従って、ビット・ラインに存在するデータ行 を、行レジスタに選択的にゲートする選択論理ゲート手 段を設けるステップを含み、書込み動作中にキャッシュ SDRAMに入力されるデータを、センス増幅器によっ て受取って、メモリ・バンク・アレイに書込み、読取り 動作中にキャッシュSDRAMから出力されるデータ を、行レジスタのみから読出し、行レジスタに含まれる

ス増幅器に読出され、次に、特定の同期メモリ動作に従って、行レジスタに選択的にゲートされ、書込みサイクル中に標準SDRAMの通常動作モードに相当する書込み転送モードで動作し、および書込みサイクル中に交互動作モードに従う非書込み転送モードで動作し、これにより、それぞれ第1および第2のキャッシュ・ポリシーの下で動作するように、キャッシュSDRAMをプログラムするステップを含んでいる。

#### [0012]

【発明の実施の形態】ダイナミック・ランダム・アクセ 10 ス・メモリ(DRAM)、および特に同期DRAMは、技術上既知であるので、本発明を、本発明の(あるいは、本発明と直接に協働する)部分を形成する要素について、特に説明する。しかし、特に示されず、あるいは説明されない他の要素も、半導体メモリ技術における当業者に既知の種々の形態をとることができることを理解すべきである。さらに、明瞭にするために、本発明を、16MビットSDRAM(2Mビット×4I/O×2バンク)について説明する。他のSDRAMの密度、構成、バンク量が可能である。 20

【0013】図4および図5は、本発明によるキャッシ ュSDRAM100のブロック図である。SDRAM1 00上の8kビット統合キャッシュ102は、各SDR AMバンク (104A, 104B) のための4kビット 統合スタティック・ランダム・アクセス・メモリ(行レ ジスタ) (102A, 102B) を有している。以下に 用いられるように、用語"キャッシュ", "統合行レジ スタ", "スタティック・ランダム・アクセス・メモ リ"は、交換可能に用いられ、スタティック・ランダム ・アクセス・メモリを意味するように解釈される。さら 30 照)。 に、以下の説明は、バンクA (104A) および関連す る統合行レジスタ102Aに関係するが、この説明は、 バンクB(104B) および関連する行レジスタ102 Bにも同様に適用できる。さらに、本発明の以下の詳細 な説明は、用語"ヒット"および"ミス"の使用を含ん でいる。これら用語は、行レジスタ(以下でさらに説明 する)に含まれるデータのページに関連している。"ヒ ット"は、アクセスされている行が行レジスタに既にあ るときに発生するので、メモリ・バンク・アレイの新し い行は、アクセスされる必要はない。"ミス"は、アク セスされている行が、行レジスタに現在あるものではな いときに発生する。 書込みコマンド上の"ミス"は、行 レジスタに影響を与えず、他方、読取りコマンド上の "ミス"は、新しい行を、行レジスタにロードさせる。 行レジスタの内容は、一時的な期間中に発生した書込み によって変更されたSDRAMアレイからの最終行読取 りに常に等しい。

【0014】SDRAMバンクAの行がアクティベート されると、行データが、関連するセンス増幅器106A によってラッチされるが、キャッシュ102Aには直接 50

に転送されない。このことは、キャッシュ102Aの現在の内容を変更することなしに、SDRAMアレイ104Aが、リフレッシュされることを、あるいは新しい行アクセスが開始することを可能にする。しかし、新しい行がアクティベートされた後に、読取りコマンドが発生すると、全行が自動的にキャッシュ102Aに転送され、キャッシュ102Aでは、特定のCAS待ち時間内に、チップ100から読取られる。本発明によれば、すべての読取りコマンドは、SDRAMアレイ(104A、104B)からSRAMキャッシュ(102A、102B)を経てデータを同期して取出し、SDRAMアレイ(104A、104B)を直接にアクセスしない。これは、"書込み転送"モードおよび"非書込み転送"モードに関連して以下にさらに説明する。

【0015】本発明の一態様によれば、キャッシュSDRAMアーキテクチャは、DRAMメモリの同一バンク上でシステムが並行動作を行うことを可能にすることに加えて、メモリの待ち時間を減少させることによって、システム性能を改善する。読取りは本発明によるキャッシュを常にアクセスし、および書込みデータはバッファされるので、キャッシュSDRAMは、SRAM速度でランダム列アクセスを実行することができる。

【0016】行レジスタ(102A, 102B)を用いて、本発明のキャッシュSDRAMは、同一のバンク(それぞれ104A, 104B)に並行動作を実行させることができる。並行動作を実行させるこの能力は、メモリの性能をかなり増大させる。いくつかの例では、標準SDRAMのメモリ・バンド幅に対して、事実上2倍のメモリ・バンド幅となる(図12および図13参昭)

【0017】図4~図6において、マルチーバンク・ア ーキテクチャを有するキャッシュ同期ダイナミック・ラ ンダム・アクセス・メモリ (キャッシュ SDRAM) デ バイス100は、同期ダイナミック・ランダム・アクセ ス・メモリ (SDRAM) を備えている。このSDRA Mは、メモリ・バンク・アレイ104Aに接続された行 デコーダ116Aを有し、メモリ・バンク・アレイ10 4 A内のデータ行を選択する。センス増幅器120A は、ビット・ライン119Aを経て、メモリ・バンク・ アレイ104Aに接続されており、行デコーダ116A により選択されたデータ行をラッチする。列デコーダ1 18Aが設けられ、データ行の所望の列を選択する。行 レジスタ102Aが設けられ、センス増幅器120Aに よってラッチされたデータ行を記憶する。SDRAMの 列デコーダ118Aは、さらに、行レジスタ102Aに よって格納されたデータ行の所望の列を選択する。

【0018】センス増幅器120Aと行レジスタ102 Aとの間に、選択論理ゲート手段が設けられ、実行されているキャッシュSDRAM100の特定のメモリ動作に従って、ビット・ライン119Aに存在するデータ行

を選択的にゲートする。選択論理ゲート手段121A は、センス増幅器120Aから行レジスタ102Aへデ ータ行の所望のゲーティングを行う適切な論理回路を有 している。書込み動作中にキャッシュSDRAM100 に入力されるデータは、センス増幅器120Aによって 受取られ、メモリ・バンク・アレイ104Aに書込まれ る。さらに、読取り動作中にキャッシュSDRAM10 0から出力されるデータは、行レジスタ102Aのみか ら読出される。行レジスタ102Aに含まれるデータ行 は、メモリ・バンク・アレイ104Aからセンス増幅器 10 120Aに読取られ、特定の同期メモリ動作に従って、 行レジスタ102Aに選択的にゲートされたものであ る。例えば、行デコーダ116Aによって選択されたデ ータ行が、行レジスタ102Aにゲートされる読取り動 作の後に、およびメモリ・バンク・アレイ内の同一のデ ータ行に影響を与える追加の以降のメモリ動作(書込み 動作のような) の発生時に、選択論理ゲート手段121 Aは、ビット・ラインに存在する影響されたデータ行を ゲートすることができ、これにより行データ・コヒーレ ンシを保持する。

【0019】上述したことに加えて、本発明のキャッシ ュSDRAMは、さらに、データ入力/出力(I/O) バッファ124を有し、このバッファは、キャッシュS DRAM100に入力され、キャッシュSDRAM10 0から出力されるデータを受取る入力ラインを有してい る。データ・ラッチ122Aは、データI/Oバッファ 124と行レジスタ102Aとの間に接続され、行レジ スタ102AからデータI/Oバッファ124に出力さ れるデータをラッチする。データ・ラッチ122Aは、 さらに、データ I / Oバッファ 1 2 4 とセンス増幅器 1 20Aとの間に接続され、データI/Oバッファ124 からセンス増幅器120Aに入力されるデータをラッチ する。キャッシュSDRAM100および特に行レジス タ102Aから出力されるデータは、キャッシュSDR AM100に供給される外部クロック信号と同期した同 期データである。

【0020】マイクロプロセッサまたはメモリ・コント ローラのような制御手段(図示せず)を用いて、キャッ シュSDRAM100を制御して、行レジスタ102A と、マルチーバンク・アーキテクチャの同一バンク10 4 Aの対応するメモリ・バンク・アレイとで、並行メモ リ動作を発生できるようにすることができる。制御手段 は、キャッシュSDRAM100を制御して、行レジス タ102Aにおけるバースト読取り動作と、マルチーバ ンク・アーキテクチャの同一バンクのメモリ・バンク・ アレイ104Aにおけるバンク・プリチャージ動作と を、同時に発生させることができる。あるいはまた、制 御手段は、キャッシュSDRAM100を制御して、行 レジスタ102Aにおけるバースト読取り動作と、マル

モリ・バンク・アレイ104Aにおけるバンク・アクテ ィベート動作とを、同時に発生させることができる。制 御手段は、さらに、キャッシュSDRAM100を制御 して、行レジスタ102Aにおけるバースト読取り動作 と、マルチーバンク・アーキテクチャの同一バンクの対 応するメモリ・バンク・アレイ104Aにおけるバンク ・リフレッシュ動作とを、同時に発生させることができ

【0021】本発明のキャッシュSDRAM100は、 さらに、第2の同期ダイナミック・ランダム・アクセス ・メモリ (SDRAM) バンクと、第2のセンス増幅器 と、第2の列デコーダとを備えている。第2のSDRA Mは、第2のメモリ・バンク・アレイに接続された第2 の行デコーダを有し、第2のメモリ・バンク・アレイに おいて第2のデータ行を選択する。第2のセンス増幅器 は、第2のビット・ラインを経て第2のメモリ・バンク ・アレイに接続されており、第2の行デコーダによって 選択されたデータ行をラッチする。第2の列デコーダ は、データ行の所望の列を選択する。ランダムにアクセ ス可能な第2の行レジスタは、第2のセンス増幅器によ ってラッチされたデータ行を格納する。センス増幅器と 統合された第2の選択論理ゲート手段106Bが、第2 のセンス増幅器と第2の行レジスタ102Bとの間に設 けられ、実行されているキャッシュSDRAMの特定の メモリ動作に従って、第2のビット・ラインに存在する データ行を、行レジスタ102Bにゲートする。書込み 動作中にキャッシュSDRAM100の第2のSDRA Mバンクに入力されるデータは、第2のセンス増幅器1 06Bによって受取られ、第2のメモリ・バンク・アレ イ104Bに書込まれる。読取り動作中にキャッシュS DRAMの第2のSDRAMバンクから出力されるデー タは、第2の行レジスタ102Bのみから読出される。 第2の行レジスタ102Bに含まれるデータ行は、最初 に第2のメモリ・バンク・アレイ104Bから第2のセ ンス増幅器に読取られ、次に特定の同期メモリ動作に従 って、第2の行レジスタ102Bに選択的にゲートされ る。

【0022】図9,図10,図11を参照して、並行動 作が可能となることを説明し、並行動作をどのように用 いて、メモリ性能を最大にし、システムの待ち状態を最 小にするかを説明する。

【0023】図9(図4~図7と共)において、バンク ·アクティベート・コマンドが、キャッシュSDRAM に与えられると、メモリ内の行が選択され、センス増幅 器106Aによってデータがラッチされる。この時点 で、キャッシュ102Aの内容は、未変更のままであ る。読取りコマンドが発行されると、選択されたすべて の行が、1クロック・サイクル内にキャッシュ102A に転送され、最初の読取り命令が、2クロック・サイク チーバンク・アーキテクチャの同一バンクの対応するメ 50 ル内に出力に現れる。読取りコマンドに続くクロック・

サイクルで、行データが、キャッシュ102Aおよびセ ンス増幅器106Aの両方において、ラッチされる。す べての読取りは、キャッシュ102Aからデータを取出 し、アレイ104Aをアクセスしないので、DRAMア レイ104Aは、もはや、オープンに保持されることは 必要ではない。その結果、DRAMアレイ104Aを、 読取りコマンドに続くクロック・サイクルで、自動プリ チャージ機能(自動プリチャージによる読取り)を用い て、プリチャージすることができる。手動プリチャージ ・コマンドは、このときには用いることができない。と 10 取りまたは書込みコマンドによる(および書込みコマン いうのは、手動プリチャージ・コマンドは、バースト読 取りを終了させるからである。標準SDRAMとのバッ クワード(backward)互換性を保持するために は、バーストの手動プリチャージ終了を、本発明のキャ ッシュSDRAMで行うことに留意すべきである。バー ストを終了するためには、手動プリチャージ・コマンド を、読取りバーストの終了の前の2クロック・サイクル 内に与えることができる。SDRAMアレイ104Aが いったんプリチャージされると、システム (図示せず) は、自動リフレッシュ・コマンド(図9の時刻T5) お 20 よび/または他のバンク・アクティベート・コマンド を、キャッシュ(すなわちページ)読取りアクセス中 に、同一または異なるバンクに発行することができる。 【0024】キャッシュ(ページ)読取り中にバンク・ アクティベートを実行するキャッシュSDRAMの能力 は、システムに、同一のバンクへメモリ・アクセスをパ イプライン処理するオプションを与えることができる。 これは、コントローラによって行われる。このコントロ ーラは、オープン・ページをクローズし、次の行アクセ ス(同一のページへの)を開始し、他方、キャッシュに 保持された前の行からの読取りデータをバースト・アウ トする(図10)。パイプライン処理を用いて、プリチ ャージ時間およびページ・ミスの t RCD を、読取りバー ストおよびCAS待ち時間の一部の間に、完全に隠すこ とができる。これは、キャッシュSDRAM100の非 常に大きな特徴であり、ランダム行読取りの場合には、 パイプライン処理を、メモリのバンド幅の2倍より大き くすることができる(図12および図13)。行キャッ シュは、また、図11に示すように、読取りサイクルが 続く書込みミス・サイクルの待ち時間の幾分かを隠すた 40

【0025】キャッシュSDRAMの減少した待ち時間 を、メモリ・アクセス・サイクルをオーバラップさせる 能力と組合せることは、キャッシュSDRAMに、標準 SDRAMを越えるかなりの性能利点を与える(図12 および図13参照)。すなわち、キャッシュSDRAM は、読取りページ・ミスの待ち時間を、読取りページ・ ヒットの待ち時間にまで減少させることができ、これに より、同一のクロック周波数で動作するSDRAMに対 し、メモリの性能を2倍以上とする。書込みバースト

めに、用いることができる。

を、パイプライン処理することができないことに留意す べきである。これは、入力データの最後のビットが、メ モリ・セルに適切に格納されるまで、DRAMは、書込 みサイクル中に、オープンに保持されなければならず、 プリチャージできないという事実による。

【0026】図4~図8において、DRAMセンス増幅 器(106A、106B)からの行データは、キャッシ ュ(102A, 102B)に転送される。これは、バン ク・アクティベート・コマンドの後に発生する最初の読 ドに対して、書込み転送モードであるチップの例におい てのみである)。同じ行に対する以降の読取りまたは書 込みコマンドは、キャッシュ(102a, 102b)を ロードせず、キャッシュの内容は、未変更のままであ る。言い換えれば、同じ行に対する多数の読取りは、そ の都度のキャッシュの再ロードを生じさせない。

【0027】本発明の他の実施例によれば、マルチーバ ンク・アーキテクチャおよびプログラマブル・キャッシ ュ・ポリシーを含むキャッシュ同期ダイナミック・ラン ダム・アクセス・メモリ (キャッシュ SDR AM) デバ イス100は、同期ダイナミック・ランダム・アクセス ・メモリ (SDRAM) バンクを有している。このSD RAMは、行デコーダ116Aと、センス増幅器120 Aと、列デコーダ118Aとを有している。行デコーダ 116Aは、メモリ・バンク・アレイ104Aに接続さ れ、メモリ・バンク・アレイ104A内のデータ行を選 択する。センス増幅器120Aは、ビット・ライン11 9 Aを経てメモリ・バンク・アレイ104 Aに接続さ れ、行デコーダ116Aによって選択されたデータ行を ラッチする。列デコーダ118Aは、データ行の所望の 列を選択する。ランダムにアドレス可能な行レジスタ1 02Aは、センス増幅器120Aによってラッチされた データ行を格納する。選択論理ゲート手段121Aは、 センス増幅器120Aと行レジスタ102Aとの間に設 けられ、実行されているキャッシュSDRAM100の 特定の同期メモリ動作に従って、ビット・ライン119 Aに存在するデータ行を、行レジスタ102Aに選択的 にゲートする。書込み動作中にキャッシュ SDRAM1 00に入力されるデータは、センス増幅器120Aによ って受取られ、メモリ・バンク・アレイ104Aに書込 まれる。読取り動作中にキャッシュSDRAM100か ら出力されるデータは、行レジスタ102Aのみから読 出される。行レジスタ102Aに含まれるデータ行は、 最初にメモリ・バンク・アレイ104Aからセンス増幅 器120Aに読出され、特定のメモリ動作に従って、行 レジスタ102Aに選択的にゲートされる。SDRAM の列デコーダ118Aが、さらに設けられて、行レジス タ102Aによって格納されたデータ行の所望の列を選 択する。行デコーダによって選択されたデータ行が行レ 50 ジスタ102Aにゲートされる読取り動作の後に、およ



びメモリ・バンク・アレイ内の同じデータ行に影響を与える追加の以降のメモリ動作の発生時に、選択論理ゲート手段121Aが、ビット・ラインに存在する影響されたデータ行を、行レジスタ102Aにゲートし、これにより行データ・コヒーレンシを保持する。

【0028】キャッシュSDRAM100のプログラミングのための手段108を設けて、書込みサイクル中に工業標準のSDRAMの通常動作モードに相当する書込み転送モード(すなわち、書込み割振りモード)で動作させ、および書込みサイクル中に交互動作モードに従う非書込み転送モード(すなわち、非書込み割振りモード)で動作させ、これによりそれぞれ、第1および第2のキャッシュ・ポリシーの下で動作する。好ましくは、プログラミング手段は、図7および図8により以下にさらに詳細に説明するように、モード・レジスタ108を有している。あるいはまた、プログラミングを、ワイヤボンディングまたは金属マスクのオプションのような他の手段によって、行うこともできる。

【0029】選択論理ゲート手段121Aは、プログラミング手段108からの制御信号に応答する。この場合 20に、書込み転送モードの際および書込みコマンドの発生時に、キャッシュ・ポリシーは、次のようになる。すなわち、選択論理ゲート手段121Aは、前にアクティベートされた行を、SDRAMアレイ104Aから行レジスタ102Aに自動的にロードする。さらに、非書込み転送モードの際および書込みコマンドの発生時に、キャッシュ・ポリシーは、次のようになる。すなわち、選択論理ゲート手段121Aは、前にアクティベートされた行を、行レジスタ102Aに転送しない。この場合、後者の例では、行レジスタ102Aは、独立キャッシュ読 30取りバンクとして働き、SDRAMアレイ104Aは、半独立DRAM書込みバンクとして働く。

【0030】キャッシュSDRAM100は、さらに、 第2の同期ダイナミック・ランダム・アクセス・メモリ (SDRAM) バンクを備えることができる。このバン クは、第2の行デコーダと、第2のセンス増幅器と、第 2の列デコーダとを有している。第2の行デコーダは、 第2のメモリ・バンク・アレイに接続され、第2のメモ リ・バンク・アレイ内の第2データ行を選択する。第2 のセンス増幅器は、第2のビット・ラインを経て、第2 のメモリ・バンク・アレイに接続され、第2の行デコー ダによって選択されたデータ行をラッチする。第2の列 デコーダは、データの行の所望の列を選択する。第2の ランダムにアドレス可能な行レジスタを設けて、第2の センス増幅器によってラッチされたデータ行を格納す る。さらに、第2のセンス増幅器と第2の行レジスタと の間に第2の選択論理ゲート手段を設けて、第2のビッ ト・ラインに存在するデータ行を、実行される特定のメ モリ動作に従って、第2の行レジスタに選択的にゲート する。書込み動作中に第2のSDRAMに入力されるデ 50

ータは、第2のセンス増幅器によって受取られ、第2のメモリ・バンク・アレイに書込まれる。読取り動作中に第2のSDRAMから出力されるデータは、第2の行レジスタからのみ読出され、第2の行レジスタに含まれるデータの行は、最初に、第2のメモリ・バンク・アレイから第2のセンス増幅器に読出され、次に、特定のメモリ動作に従って、第2の行レジスタに選択的にゲートされる。

【0031】本発明の他の態様によれば、マルチーバンク・アーキテクチャを有するキャッシュ同期ダイナミック・ランダム・アクセス・メモリ(キャッシュSDRAM)において、プログラマブル・キャッシュ・ポリシーを実行する方法は、以下のステップを含んでいる。

【0032】同期ダイナミック・ランダム・アクセス・ メモリ(SDRAM)バンクを設けるステップを含み、 このバンクは、メモリ・バンク・アレイに接続された、 メモリ・バンク・アレイ内のデータ行を選択する行デコ ーダと、ビット・ラインを経てメモリ・バンク・アレイ に接続された、行デコーダによって選択されたデータ行 をラッチするセンス増幅器と、データ行の所望の列を選 択する列デコーダとを有し、センス増幅器によってラッ チされたデータ行を格納するランダムにアクセス可能な 行レジスタ (ROW REGISTER) を設けるステ ップを含み、センス増幅器と行レジスタとの間に設けら れ、実行されるキャッシュSDRAMの特定の同期メモ リ動作に従って、ビット・ラインに存在するデータ行 を、行レジスタに選択的にゲートする選択論理ゲート手 段を設けるステップを含み、書込み動作中に前記キャッ シュSDRAMに入力されるデータを、センス増幅器に よって受取ってメモリ・バンク・アレイに書込み、読取 り動作中にキャッシュSDRAMから出力されるデータ を、行レジスタのみから読出し、行レジスタに含まれる データ行は、最初に、メモリ・バンク・アレイからセン ス増幅器に読出され、次に、特定の同期メモリ動作に従 って、行レジスタに選択的にゲートされ、書込みサイク ル中に工業標準SDRAMの通常動作モードに相当する 書込み転送モードで動作し、および書込みサイクル中に 非書込み転送モードで動作し、これにより、それぞれ第 1および第2のキャッシュ・ポリシーの下で動作するよ うに、キャッシュSDRAMをプログラムするステップ を含んでいる。

【0033】さらに、この方法は、選択論理ゲート手段を設ける工程を含み、この選択論理ゲート手段は、プログラミング手段からの制御信号に応答し、書込み転送モードの際および書込みコマンドの発生時に、キャッシュ・ポリシーは、選択論理ゲート手段が、前にアクティベートされた行を、SDRAMから行レジスタに自動的にロードする。さらに、非書込み転送モードの際および書込みコマンドの発生時に、キャッシュ・ポリシーは、選択論理ゲート手段が、前にアクティベートされた行を、

行レジスタに転送しないものであり、後者の例では、行 レジスタは、独立キャッシュ読取りバンクとして働き、 SDRAMバンクは、半独立DRAM書込みバンクとし て働く。さらに、この方法は、行デコーダによって選択 されたデータ行が、行レジスタのゲートにゲートされる 読取り動作の後に、およびメモリ・バンク・アレイ内の 同一データ行に影響を与える追加の後続の同期メモリ動 作の発生時に、選択論理ゲート手段は、ビット・ライン に存在する影響を受けたデータ行を、行レジスタにゲー トし、これにより行データ・コヒーレンシを保持する。 【0034】本発明のプロブラマブル・キャッシュ・ポ リシー方法は、さらに第2の同期ダイナミック・ランダ ム・アクセス・メモリ (SDRAM) バンクを設けるス テップを含み、このバンクは、第2のメモリ・バンク・ アレイに接続され、第2のメモリ・バンク・アレイ内の 第2のデータ行を選択する第2の行デコーダと、第2の ビット・ラインを経て第2のメモリ・バンク・アレイに 接続され、第2の行デコーダによって選択された第2の データ行をラッチする第2のセンス増幅器と、第2のデ ータ行の所望の列を選択する第2の同期列選択手段とを 20 有している。第2のランダムにアクセス可能なレジスタ を設けて、第2のセンス増幅器によってラッチされたデ ータ行を格納する。第2の選択論理ゲート手段を、第2 のセンス増幅器と第2の行レジスタとの間に設け、実行 されるキャッシュSDRAMの特定の同期メモリ動作に 従って、第2のビット・ラインに存在するデータ行を、 第2の行レジスタに選択的にゲートする。 書込み動作中 にキャッシュ SDRAMに入力されるデータを、第2の センス増幅器によって受取り、第2のメモリ・バンク・ アレイに書込み、読取り動作中に第2のキャッシュSD RAMから出力されるデータを、第2の行レジスタから のみ読出す。第2の行レジスタに含まれるデータ行は、 最初に、第2のメモリ・バンク・アレイから第2のセン ス増幅器に読出され、次に、特定の同期メモリ動作に従 って、第2の行レジスタに選択的にゲートされる。

【0035】動作の転送モードおよび非書込み転送モードをさらに説明すると、本発明は、プログラマブル・キャッシュ・ポリシーを組入れて、最大のデバイス・フレキシビリティを与える。この特徴は、キャッシュSDRAMのユーザが、特定の応用に対してキャッシュSDRAMのキャッシュを最適化することを可能にし、その結果、最適のメモリ性能および互換性が得られる。本発明について、モード・レジスタ108が、図4,図5および図8に示すように、好適に用いられて、特定の対応に、動作の書込み転送モードまたは非書込み転送モードのいずれが用いられるかを選択する。モード・レジスタ・セット・サイクルの際、通常/書込み割振り(書込み転送)モードが、図8に示すように、アドレス・ラインA7~A11の内容に基づいて選択される。

【0036】新しい行アクティベートの後に、書込みコ マンドが発生すると、モード・レジスタ108が照会さ れて、センス増幅器(106A, 106B)からのデー タがキャッシュ (102A, 102B) にロードされる か否か、すなわちセンス増幅器からのワードライン・デ ータをキャッシュに転送するか否かを決定する。モード ・レジスタ108が、キャッシュSDRAM100チッ プが書込み転送モードにあることを指示すれば、書込み コマンドは、センス増幅器のデータを、SDRAMアレ 10 イ (104A, 104B) からキャッシュ (102A, 102B) ヘロードさせる。モード・レジスタ108 が、キャッシュSDRAM100チップが非書込み転送 モードにあることを指示すれば、書込みコマンドは、キ ャッシュ (102A, 102B) へのセンス増幅器のデ ータの自動転送を生じさせない。書込みヒットが発生す るならば(すなわち、書込みページが既にキャッシュに あると)、キャッシュSDRAM100は、データがD RAMアレイ(104A, 104B) に書込まれると、 自動的にキャッシュを更新する(図7および図8参 照)。

【0037】キャッシュSDRAMが書込み転送(通常)モードで用いられる例では、書込みミスは、新しいデータ行を、アクティベートさせ、SDRAMアレイ(104A,104B)からキャッシュ(102A,102B)へ転送させて、キャッシュ(102A,102B)に格納された前の情報を上書きする。読取り動作は、常に、キャッシュ(102A,102B)をロードするので、SDRAMセンス増幅器(106A,106B)内の行データは、書込みまたは読取りコマンドが与えられた後のキャッシュ・データに常に等しくなる。したがって、書込み転送モードでは、1つのバンク(104A,104B)あたり、たった1つのDRAMキャッシュが、読取りまたは書込みのために利用できる(図7参照)。

【0038】再び図9において、書込み転送モードの詳 細な説明を行う。読取りミスが発生すると、バンク・ア クティベート・コマンドが、新しい行に対して発行され なければならない。時間 t RCD の後、読取りコマンドま たは自動プリチャージ・コマンドによる読取りコマンド を、新しい行からデータをアクセスするために、キャッ シュSDRAMに与えることができる。時刻T0に読取 りコマンドが発生されると、行Xからのデータが、同一 クロック・サイクルでSDR AMバンクからキャッシュ に転送される。自動プリチャージ機能が呼出されると、 DRAMプリチャージが、読取りコマンドに続くクロッ ク・サイクルで開始する。2クロック・サイクル後に、 SDRAMバンクが、クローズまたはプリチャージさ れ、および同一バンクからの新しい行Yをアクティベー トすることができる (クロック時刻 T3)。 時刻 T5 で 50 書込みコマンドが発行されると、キャッシュ S D R A M



は、センス増幅器のデータ(行Y)を、キャッシュに転送する。この時点で、SDRAMセンス増幅器およびキャッシュは、同じ情報(行Y)を保持している。以降の読取りコマンドは、キャッシュからの行Yの列データを読取る(図9の時刻T7~T9参照)。同様に、以降の書込みコマンドは、センス増幅器に保持されている行Yにデータを同時に書込み、キャッシュの行Yを更新する。

【0039】SDRAMセンス増幅器102Aおよびキ ャッシュ106Aは、読取りまたは書込みコマンドが発 10 行された後に、同一の行を常に保持するので、メモリ・ コントローラ (図示せず) は、キャッシュSDRAMの 1バンクあたり、ただ1つのページ・タグを必要とす る。これは、工業標準SDRAMに要求される1バンク あたり、同一数のページ・タグである。さらに、SDR AM/キャッシュ・バンク(104A, 102A)の制 御は、標準SDRAMのDRAMバンクの制御と同じで ある。標準SDRAMとのさらなる互換性のためには、 書込み転送モードのバイナリ・コードは、工業標準SD RAMの通常動作モードに対するコードに相当する (図 20 8参照)。これらの特徴は、キャッシュSDRAMを、 SDRAMと100%互換性があるようにすることを助 け、既存のメモリ・コントローラおよびシステム(図示 せず)になんらの変更を行うことなく、キャッシュSD RAMが標準SDRAMに置換わることを可能にする。 【0040】キャッシュSDRAMが非書込み転送モー ドに置かれると、書込みミスは、新しい行を、キャッシ ュに転送しない(図7参照)。代わりに、新しい行が、 DRAMセンス増幅器において更新され、これにより、 キャッシュの内容が影響されないままとする。このこと 30 は、キャッシュSDRAMが、同一のDRAMバンクに おいて、読取りページおよび書込みを同時にオープンさ せることを、都合良く可能にする。

【0041】再び図10を参照して、非書込み転送モー ドについて、さらに説明する。読取りミスが発生する と、バンク・アクティベート・コマンドが発行されて、 新しい行をアクティベートしなければならない。時間 t RCD の後に、新しい行からのデータをアクセスするため に、読取りコマンドをキャッシュSDRAMに与えるこ とができる。読取りコマンドが時刻T0で発生される と、行Xからのデータは、同一クロック・サイクルで、 SDRAMからキャッシュに転送される。自動プリチャ ージ機能が呼出されると、SDRAMプリチャージが、 読取りコマンドに続くクロック・サイクルで開始され る。2クロック・サイクルの後、SDRAMバンクがク ローズされ、新しい行Yをアクティベートすることがで きる。書込みコマンドが、時刻T5で発行されると、キ ャッシュSDRAMは、行Yをキャッシュにロードしな い。代わりに、書込みデータを用いて、SDRAMセン ス増幅器106Aを更新し、キャッシュ102Aは影響 50 を受けないままである。この時点で、列読取り/書込みが発生するバンク内にはオープンしている2つの行(行Xおよび行Y)がある。以降の読取りコマンドは、キャッシュ内の行Xから列データを読取る(図10の時刻T7~T9を参照)。同様に、以降の書込みコマンドは、データをSDRAM内の行Yに書込む。読取りコマンドに続いて、SDRAMがプリチャージされず、行Yが再アクティベートされなければ、データを行Yから読取ることができない。同様に、書込みコマンドに続いて、SDRAMがプリチャージされず、行Xが再アクティベートされなければ、データを行Xに書込むことができない。

【0042】上述した非書込み転送モード・セットアップは、次のようなシステム(図示せず)に対して理想的である。すなわち、メモリの1ページからデータを読取って、データを処理し、その結果を、メモリの異なるページに書戻すシステムである。この場合、キャッシュSDRAMは、読取りページおよび書込みページの両方を、同一のバンクにおいて同時にオープンさせることができる。さらに、データ・コピー動作およびデータ移動動作が多く発生する応用は、本発明に従ってキャッシュSDRAMの非書込み転送モードを用いる性能上の利点を有利に獲得することができる。

【0043】このようにキャッシュSDRAM100 は、SDRAMに対し進化的な改良を示す。例えば、キ ャッシュSDRAM100の構成は、工業標準のSDR AM(例えば、16MビットSDRAM)とバックワー ド互換性を保持するように、実現されている。本発明の キャッシュSDRAM100は、次のようにすることに よって、SDRAMとのバックワード互換性を保持す る。すなわち、(i)SDRAMコマンド,アドレス, データ・セットアップ/ホールド時間をサポートし、 (ii) 工業標準の16MビットSDRAMと同じピン ・アウトおよびパッケージを用い、(iii)SDRA Mと同じコマンド、定義、コマンド・シーケンス、真理 値表を用い、(iv)すべての動作周波数で3つのCA S待ち時間の動作に対するサポートを与える。前記(i v) について簡単に説明すると、キャッシュSDRAM は、2つのCAS待ち時間に対し83MHz~133M 40 Hzの範囲の周波数で動作する。すべてのこれらの周波 数で動作するためには、標準SDRAMは3のCAS待 ち時間を必要とする。その結果、キャッシュSDRAM は、その動作周波数で、2および3のCAS待ち時間の 動作をサポートする。例えば、100MHzCAS待ち 時間キャッシュSDRAM部分は、100MHzCAS 待ち時間3SDRAMコントロールで動作する。しか し、SDRAMコントロールが、キャッシュSDRAM の性能改良を利用しないならば、キャッシュSDRAM の性能は、この状況におけるSDRAMと同じである。 【0044】機能性の点から、本発明によるキャッシュ

SDRAMを、標準SDRAMとプラグ互換性とすることができる。 さらに、SDRAM制御信号が与えられると、標準SDRAMのように動作するのに、ここで示すようにプログラムすることができる。

【0045】ここで説明するように、キャッシュSDR AMは、標準SDRAMの性能制限を、有利に解決する。例えば、キャッシュSDRAMは、すべての読取り動作を、行レジスタから発生させることによって、標準SDRAMの列待ち時間を減少させる。さらに、キャッシュSDRAMは、同一パンクでの並行動作をサポート 10することによってメモリ性能を増大させる。したがって、SDRAMの待ち時間を隠すためには、アクセスをパイプラインし、コマンドをオーバラップさせることができる。これらの変化は、同一のクロック周波数で、標準SDRAMに対し2倍以上のメモリ性能につながる

(図12および図13)。キャッシュSDRAMの構成は、ユーザが、メモリ・バンド幅を最大限に利用し、すべてのメモリ・アクセスに対して待ち状態を排除することを可能にする進化的変化を示している。

【0046】本発明を、特定の実施例によって説明した 20 が、当業者であれば、種々の変形が可能であり、本発明の趣旨と範囲から逸脱することなく、本発明の他の実施例を実現できることがわかるであろう。

【0047】まとめとして、本発明の構成に関して以下の事項を開示する。

(1) マルチーバンク・アーキテクチャおよびプログラ マブル・キャッシュ・ポリシーを有するキャッシュ同期 ダイナミック・ランダム・アクセス・メモリ(キャッシ ュSDRAM)デバイスにおいて、同期ダイナミック・ ランダム・アクセス・メモリ (SDRAM) バンクを備 え、このバンクは、メモリ・バンク・アレイに接続され た、前記メモリ・バンク・アレイ内のデータ行を選択す る行デコーダと、ビット・ラインを経て前記メモリ・バ ンク・アレイに接続された、前記行デコーダによって選 択された前記データ行をラッチするセンス増幅器と、前 記データ行の所望の列を選択する同期列選択手段とを有 し、前記センス増幅器によってラッチされたデータ行を 格納するランダムにアクセス可能な行レジスタを備え、 前記センス増幅器と前記行レジスタとの間に設けられ、 実行される前記キャッシュSDRAMの特定の同期メモ 40 リ動作に従って、前記ビット・ラインに存在する前記デ ータ行を、前記行レジスタに選択的にゲートする選択論 理ゲート手段を備え、書込み動作中に前記キャッシュS DRAMに入力されるデータを、前記センス増幅器によ って受取って、前記メモリ・バンク・アレイに書込み、 読取り動作中に前記キャッシュSDRAMから出力され るデータを、前記行レジスタのみから読出し、前記行レ ジスタに含まれる前記データ行は、最初に、前記メモリ ・バンク・アレイから前記センス増幅器に読出され、次 に、前記特定の同期メモリ動作に従って、前記行レジス 50 タに選択的にゲートされ、書込みサイクル中に標準SDRAMの通常動作モードに相当する書込み転送モードで動作し、および書込みサイクル中に交互動作モードに従う非書込み転送モードで動作し、これにより、それぞれ第1および第2のキャッシュ・ポリシーの下で動作するように、前記キャッシュSDRAMをプログラムする手段を備える、ことを特徴とするキャッシュSDRAM。

- (2) 前記選択論理ゲート手段は、前記プログラミング 手段からの制御信号に応答し、書込み転送モードの際、 および書込みコマンドの発生時に、前記キャッシュ・ポリシーは、前記選択論理ゲート手段が、前にアクティベートされた行を、前記センス増幅器から前記行レジスタ に自動的にロードするものであり、さらに、非書込み転送モードの際および書込みコマンドの発生時に、キャッシュ・ポリシーは、前記選択論理ゲート手段が、前にアクティベートされた行を、前記行レジスタに転送しないものであり、後者の例では、前記行レジスタは、独立キャッシュ読取りバンクとして働き、前記メモリ・バンク・アレイは、半独立DRAM書込みバンクとして働く、ことを特徴とする上記(1)に記載のキャッシュSDRAMデバイス。
- (3) 前記SDRAMバンクの同期列選択手段は、さらに、前記行レジスタによって格納されたデータ行の所望の列を選択する、ことを特徴とする上記(1)に記載のキャッシュSDRAMデバイス。
- (4) 前記行デコーダによって選択されたデータ行が、前記行レジスタにゲートされる読取り動作の後に、および前記メモリ・バンクアレイ内の同一データ行に影響を与える追加の後続の同期メモリ動作の発生時に、前記選択論理ゲート手段は、ビット・ラインに存在する影響を受けたデータ行を、前記行レジスタにゲートし、これにより行データ・コヒーレンシを保持する、ことを特徴とする上記(1) に記載のキャッシュSDRAMデバイス。
- (5) 第2の同期ダイナミック・ランダム・アクセス・ メモリ (SDRAM) バンクを備え、このバンクは、第 2のメモリ・バンク・アレイに接続された、前記第2の メモリ・バンク・アレイ内の第2のデータ行を選択する 第2の行デコーダと、第2のビット・ラインを経て前記 第2のメモリ・バンク・アレイに接続された、前記第2 の行デコーダによって選択された前記第2のデータ行を ラッチする第2のセンス増幅器と、前記第2のデータ行 の所望の列を選択する第2の同期列選択手段とを有し、 前記第2のセンス増幅器によってラッチされたデータ行 を格納する第2のランダムにアクセス可能な行レジスタ を備え、前記第2のセンス増幅器と前記第2の行レジス タとの間に設けられ、実行される前記キャッシュSDR AMの特定の同期メモリ動作に従って、前記第2のビッ ト・ラインに存在する前記データ行を、前記第2の行レ ジスタに選択的にゲートする第2の選択論理ゲート手段

を備え、書込み動作中に前記キャッシュSDRAMの前 記第2のSDRAMバンクに入力されるデータを、前記 第2のセンス増幅器によって受取って、前記第2のメモ リ・バンク・アレイに書込み、読取り動作中に前記第2 のキャッシュSDRAMから出力されるデータを、前記 第2の行レジスタのみから読出し、前記第2の行レジス タに含まれる前記データ行は、最初に、前記第2のメモ リ・バンク・アレイから前記第2のセンス増幅器に読出 され、次に、前記特定の同期メモリ動作に従って、前記 第2の行レジスタに選択的にゲートされる、ことを特徴 10 とする上記(1)に記載のキャッシュSDRAMデバイ

(6) 前記プログラミング手段が、モード・レジスタを 有する、ことを特徴とする上記(1)に記載のキャッシ ュSDRAMデバイス。

(7) 前記プログラミング手段が、ワイヤ・ボンディン グ・プログラム・オプションを有する、ことを特徴とす る上記(1)に記載のキャッシュSDRAMデバイス。

- (8) 前記プログラミング手段が、金属マスク・プログ ラミング・オプションを有する、ことを特徴とする上記 20 (1) に記載のキャッシュSDRAMデバイス。
- (9) マルチーバンク・アーキテクチャを有するキャッ シュ同期ダイナミック・ランダム・アクセス・メモリ (キャッシュSDRAM) デバイスにおいて、プログラ マブル・キャッシュ・ポリシーを実行する方法であっ て、同期ダイナミック・ランダム・アクセス・メモリ (SDRAM) バンクを設けるステップを含み、このバ ンクは、メモリ・バンク・アレイに接続された、前記メ モリ・バンク・アレイ内のデータ行を選択する行デコー ダと、ビット・ラインを経て前記メモリ・バンク・アレ 30 イに接続された、前記行デコーダによって選択された前 記データ行をラッチするセンス増幅器と、前記データ行 の所望の列を選択する同期列選択手段とを有し、前記セ ンス増幅器によってラッチされたデータ行を格納するラ ンダムにアクセス可能な行レジスタを設けるステップを 含み、前記センス増幅器と前記行レジスタとの間に設け られ、実行される前記キャッシュSDRAMの特定の同 期メモリ動作に従って、前記ビット・ラインに存在する 前記データ行を、前記行レジスタに選択的にゲートする 選択論理ゲート手段を設けるステップを含み、書込み動 40 作中に前記キャッシュSDRAMに入力されるデータ を、前記センス増幅器によって受取って、前記メモリ・ バンク・アレイに書込み、読取り動作中に前記キャッシ ュSDRAMから出力されるデータを、前記行レジスタ のみから読出し、前記行レジスタに含まれる前記データ 行は、最初に、前記メモリ・バンク・アレイから前記セ ンス増幅器に読出され、次に、前記特定の同期メモリ動 作に従って、前記行レジスタに選択的にゲートされ、書 込みサイクル中に標準SDRAMの通常動作モードに相

ル中に交互動作モードに従う非書込み転送モードで動作 し、これにより、それぞれ第1および第2のキャッシュ ・ポリシーの下で動作するように、前記キャッシュSD RAMをプログラムするステップを含む、ことを特徴と するプログラマブル・ポリシー実行方法。

(10) 前記選択論理ゲート手段は、前記プログラミン グ手段からの制御信号に応答し、書込み転送モードの 際、および書込みコマンドの発生時に、前記キャッシュ ・ポリシーは、前記選択論理ゲート手段が、前にアクテ ィベートされた行を、前記センス増幅器から前記行レジ スタに自動的にロードするものであり、さらに、非書込 み転送モードの際および書込みコマンドの発生時に、キ ャッシュ・ポリシーは、前記選択論理ゲート手段が、前 にアクティベートされた行を、前記行レジスタに転送し ないものであり、後者の例では、前記行レジスタは、独 立キャッシュ読取りバンクとして働き、前記メモリ・バ ンク・アレイは、半独立DRAM書込みバンクとして働 く、ことを特徴とする上記(9)に記載のプログラマブ ル・ポリシー実行方法。

(11) 前記行デコーダによって選択されたデータ行 が、前記行レジスタのゲートにゲートされる読取り動作 の後に、および前記メモリ・バンク・アレイ内の同一デ ータ行に影響を与える追加の後続の同期メモリ動作の発 生時に、前記選択論理ゲート手段は、ビット・ラインに 存在する影響を受けたデータ行を、前記行レジスタにゲ ートし、これにより行データ・コヒーレンシを保持す る、ことを特徴とする上記(9)に記載のプログラマブ ル・ポリシー実行方法。

(12) 第2の同期ダイナミック・ランダム・アクセス ・メモリ (SDRAM) バンクを設けるステップを含 み、このバンクは、第2のメモリ・バンク・アレイに接 続され、前記第2のメモリ・バンク・アレイ内の第2の データ行を選択する第2の行デコーダと、第2のビット ・ラインを経て前記第2のメモリ・バンク・アレイに接 続され、前記第2の行デコーダによって選択された前記 第2のデータ行をラッチする第2のセンス増幅器と、前 記第2のデータ行の所望の列を選択する第2の同期列選 択手段とを有し、前記第2のセンス増幅器によってラッ チされたデータ行を格納する第2のランダムにアクセス 可能なレジスタを設けるステップを含み、前記第2のセ ンス増幅器と前記第2の行レジスタとの間に設けられ、 実行される前記キャッシュSDRAMの特定の同期メモ リ動作に従って、前記第2のビット・ラインに存在する 前記データ行を、前記第2の行レジスタに選択的にゲー トする第2の選択論理ゲート手段を設けるステップを含 み、書込み動作中に前記キャッシュSDRAMに入力さ れるデータを、前記第2のセンス増幅器によって受取っ て、前記第2のメモリ・バンク・アレイに書込み、読取 り動作中に前記第2のキャッシュSDRAMから出力さ 当する書込み転送モードで動作し、および書込みサイク 50 れるデータを、前記第2の行レジスタのみから読出し、

前記第2の行レジスタに含まれる前記データ行は、最初 に、前記第2のメモリ・バンク・アレイから前記第2の センス増幅器に読出され、次に、前記特定の同期メモリ 動作に従って、前記第2の行レジスタに選択的にゲート される、ことを特徴とする上記(9)に記載のプログラ マブル・ポリシー実行方法。

(13)前記キャッシュSDRAMプログラミングは、 モード・レジスタの利用を含む、ことを特徴とする上記 (9) に記載のプログラマブル・ポリシー実行方法。

(14) 前記キャッシュSDRAMプログラミングは、 ワイヤ・ボンディング・オプションの利用を含む、こと を特徴とする上記(9)に記載のプログラマブル・ポリ シー実行方法。

(15) 前記キャッシュSDRAMプログラミングは、 金属マスク・オプションの利用を含む、ことを特徴とす る上記(9)に記載のプログラマブル・ポリシー実行方 法。

#### 【図面の簡単な説明】

【図1】既知の(2Mビット×4 I/O×2バンク) 同 期ダイナミック・ランダム・アクセス・メモリ・デバイ 20 タイミング図の比較を示す図である。 スのブロック図である。

【図2】既知の(2Mビット×4 I/O×2バンク) 同 期ダイナミック・ランダム・アクセス・メモリ・デバイ スのブロック図である。

【図3】既知のSDRAMのモード・レジスタのプログ ラミングと共に用いられるアドレス入力の例を示す図で

【図4】本発明のキャッシュ(2Mビット×4I/O× 2バンク) 同期ダイナミック・ランダム・アクセス・メ モリ・デバイスのブロック図である。

【図5】本発明のキャッシュ(2Mビット×4I/O× 2バンク) 同期ダイナミック・ランダム・アクセス・メ モリ・デバイスのブロック図である。

【図6】図4および図5に詳細に示される本発明のキャ ッシュSDRAMの一部を示す図である。

【図7】本発明のプログラマブル・キャッシュ・ポリシ ーの一部を説明するフロー図である。

【図8】本発明のキャッシュSDRAMのモード・レジ スタのプログラミングと共に用いられるアドレス入力の 例を示す図である。

【図9】キャッシュ(ページ)読取り(バースト長= 4, CAS待ち時間=2) 中の自動リフレッシュ・コマ 10 ンドの例を示す図である。

【図10】読取りミス(バースト長=4、CAS待ち時 間=2)が続く読取りの例を示す図である。

【図11】 書込みミス (バースト長=4、 CAS待ち時 間=2)が続く読取りの例を示す図である。


【図12】同一バンクに対するランダム行読取りに対 し、標準SDRAM対本発明のキャッシュSDRAMの タイミング図の比較を示す図である。


【図13】同一バンクに対するランダム行読取りに対 し、標準SDRAM対本発明のキャッシュSDRAMの

#### 【符号の説明】


- 100 キャッシュSDRAM
- 102 統合キャッシュ
- 104 メモリ・バンク
- 106 センス増幅器および選択論理ゲート手段
- 108 モード・レジスタ
- 116 行デコーダ
- 118 列デコーダ
- 119 ビット・ライン
- 120 センス増幅器
  - 121 選択論理ゲート手段
  - 122 データ・ラッチ
  - 124 データ入力/出力バッファ

【図1】







【図2】



【図3】


【図13】






自動リフレッシュは発生できない


【図4】




【図10】




【図5】




【図6】



【図11】



【図7】



## フロントページの続き

(72) 発明者 スティーヴン・ウィリアム・トマショット アメリカ合衆国 05495 バーモント州 ウィリストン テラス ドライブ 63

THIS PAGE BLANK (USPTO)

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER: \_\_\_\_\_

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)